一个关于dac 特殊应用的技术文档值得学习
一个关于dac 特殊应用的技术文档值得学习http://www.audio-gd.com/audio/two/new_page_18.htm 已经看过多遍了 什么？并联DAC可以提高bit数？我火星了 并联设计是为了余量考虑的。包括32bit dac就是为24bit服务的。如果芯片本身24bit，再播放24bit四舍五入就会影响结果。32bit内部运算动态就能达到180db多。5.5~6db每比特，包括现在的支持192k实际上都是有裕度的，实际上支持216k。我想早期并联可能是考虑余量的因素。电流型的DAC很难生产，听说必须要有高精密薄膜电阻？所以只有TI和少数厂家有这样的技术。也可能是导致BB卖的贵的原因。 引用第2楼2b青年爱发烧于2014-04-01 12:42发表的 :
什么？并联DAC可以提高bit数？我火星了
更广泛的用法，是采用过采样增加bit
更改：上面说错了，看成是ADC了，关于DAC，理论上要提高精度还是不难的，将两个DAC使用加法器按照不同的权重加权，就可以得到更精密的DAC，前提是电路的其他方面也要做的足够好，比如噪声、干扰、权电阻的精度温票等等，举了实例，两个8bit的DAC，忽略DAC的输出阻抗（实际电路中用一个电压跟随器就可以办到），输出分别经过一个1k和256k的电阻再汇聚到一起，就形成了一个加权，汇聚点的电压值，等于Va*256/257 + Vb/257，Va是连接1k电阻的DAC输出电压，Vb是连接256k电阻DAC的输出电压，你看这样就相当于你有了一个16bit的DAC，前一个DAC是高八位，后一个DAC是低八位 不过话说这样直接DAC并联的，貌似可以提升信噪比是真的，提高bit有点扯，不过提高了信噪比，也就等效为提高了bit，但是这多出来的bit，貌似不受控制 引用第2楼2b青年爱发烧于2014-04-01 12:42发表的 :
什么？并联DAC可以提高bit数？我火星了
你是谁,你以为你是谁,
人家可是大师,
你算什么.
大师说可以,就是可以,
大师说不可以,就是不可以.
233333333 引用第4楼zhangdu于2014-04-01 13:41发表的 :
更广泛的用法，是采用过采样增加bit
更改：上面说错了，看成是ADC了，关于DAC，理论上要提高精度还是不难的，将两个DAC使用加法器按照不同的权重加权，就可以得到更精密的DAC，前提是电路的其他方面也要做的足够好，比如噪声、干扰、权电阻的精度温票等等，举了实例，两个8bit的DAC，忽略DAC的输出阻抗（实际电路中用一个电压跟随器就可以办到），输出分别经过一个1k和256k的电阻再汇聚到一起，就形成了一个加权，汇聚点的电压值，等于Va*256/257 + Vb/257，Va是连接1k电阻的DAC输出电压，Vb是连接256k电阻DAC的输出电压，你看这样就相当于你有了一个16bit的DAC，前一个DAC是高八位，后一个DAC是低八位
串联并联可以减小误差,
这是有数学支持的,
我在hifidiy上详细的解算过,
当然,那群文盲把我禁言了.
嗯.就是这样.
D
MDS (Multiple Delta Sigma) is a revolutionary design which employs severaldelta sigma type converters in a parallel confi guration. The same digital signal
is supplied to each converter. In the combined output of these multiple converters,
the signal values are added up, but conversion errors cancel each other out,
resulting in lower values than by simple addition. The ratio between the signal
and conversion errors therefore increases signifi cantly. Converter performance
is improved in all relevant aspects, such as accuracy, S/N ratio, dynamic range,
linearity, and THD. Furthermore, the improvement afforded by the MDS principle
is independent of signal frequency and signal level. This means that noise components
are eliminated even at extremely low levels, which is diffi cult to achieve
with conventional designs.
In the DP-510, six delta sigma type PCM1796 converters (made by Texas Instruments)
are driven in parallel. Compared to a single converter, this results in an
overall performance improvement by a factor of 2.45 (= 6).
The MDS++ also features
an enhanced current-tovoltage
(I/V) converter
for processing the D/A
converter output current.
A combination of current
summing and voltage
summing is used, resulting
in even better stability
and top-notch performance.
The music emerges
from a totally silent background,
with breathtaking
detail resolution and accurate
spatial information.
Re:D
引用第8楼supersuper于2014-04-01 15:26发表的 D :MDS (Multiple Delta Sigma) is a revolutionary design which employs several
delta sigma type converters in a parallel confi guration. The same digital signal
is supplied to each converter. In the combined output of these multiple converters,
the signal values are added up, but conversion errors cancel each other out,
resulting in lower values than by simple addition. The ratio between the signal
.......
这个叫并联?No,串联,
我做个这个板子TDA1543的,不过不会verilog,然后就成了垃圾.
Re:Re:D
引用第9楼德律风根于2014-04-01 16:50发表的 Re:D :这个叫并联?No,串联,
我做个这个板子TDA1543的,不过不会verilog,然后就成了垃圾. http://bbs.erji.net/p_w_upload/Mon_1404/6_473860_35d4a5c615ed255.jpg 引用第11楼德律风根于2014-04-01 17:16发表的 :
http://bbs.erji.net/p_w_upload/Mon_1404/6_473860_35d4a5c615ed255.jpg
这个一次延迟一个时钟的方法，就有点类似ADC的过采样，相当于提高了采样频率，同时也相当于增加了bit数，然后出来的阶梯波形就更加平滑，然后模拟滤波器就更加好做了，其实是个很好的方法，就是数字部分处理起来比较麻烦，不上CPLD或者FPGA不好搞。 引用第12楼zhangdu于2014-04-01 17:23发表的 :
这个一次延迟一个时钟的方法，就有点类似ADC的过采样，相当于提高了采样频率，同时也相当于增加了bit数，然后出来的阶梯波形就更加平滑，然后模拟滤波器就更加好做了，其实是个很好的方法，就是数字部分处理起来比较麻烦，不上CPLD或者FPGA不好搞。
嗯,因为不会verilog,所以,板子做了之后,就成了垃圾...
其实就是插值. 这些根本就不重要，都不会把根本的问题解决好。 学习 8楼这个是DSD模式下的应用吧。
1Bit数据流的表现方式和多BIT的不一样，数据代表的是升降向量，这样的延迟叠加表示以可以看成是向量抖动，也是高BIT向低BIT转换时常用的方式。倒是可以明显提高THD的说 将data数字信号反相，经数模转换后能得到反相的模拟信号？？？
好像我的数字电路没学好，记得曾经这样错过，给数字电路的老师打错了。我要找老师平反！！！ 引用第17楼caich于2014-05-04 14:13发表的 :
将data数字信号反相，经数模转换后能得到反相的模拟信号？？？
好像我的数字电路没学好，记得曾经这样错过，给数字电路的老师打错了。我要找老师平反！！！
严格的讲,这样的确是不对的,在二进制里面,正数和负数是补码加一,所以这里面相差了一,不过对于16bit或者24bit来说,差个1不算事 引用第18楼zhangdu于2014-05-04 15:12发表的 :
严格的讲,这样的确是不对的,在二进制里面,正数和负数是补码加一,所以这里面相差了一,不过对于16bit或者24bit来说,差个1不算事
想起来了，是这样滴。谢了兄弟！
页:
[1]
2