自由的风 发表于 2015-8-18 12:05

ak4103vf无法设置为256×fs是怎么回事？

在电路中ak4103为master，ad1896为slave。前者决定后者的输出取样率。

现在4103的晶振为24.576M，/128=192k。而我想得到96k取样率又不想换晶振，所以要通过设置4103的mlck/lrck倍率来实现。

然而，我尝试了N次，该倍率始终为128。


请问是哪里出了问题，该怎么办。不要告诉我换晶振。我换过晶振，我知道能实现的。

自由的风 发表于 2015-8-18 12:05

谢谢先。

自由的风 发表于 2015-8-18 13:33

要不我把4103弄成power down，然后让1896输出口设为master算球？
这样两者引脚会不会有电位牵绊呢，是不是必须划断pcb走线？

zhangdu 发表于 2015-8-18 15:01

这个片片，是不是有点冷门

自由的风 发表于 2015-8-18 15:04

引用第3楼zhangdu于2015-08-18 15:01发表的 :
这个片片，是不是有点冷门
是的，相对来说很冷门。

自由的风 发表于 2015-8-20 10:34

还真冷门了。

丘处鸡 发表于 2015-8-20 14:03

看起来真是个革命大难题

自由的风 发表于 2015-8-20 16:45

然而我试过楼上表中的所有组合，始终保持128fs，或者干脆不响。

自由的风 发表于 2015-8-20 16:48

另外此两表设定的主时钟基准是多少？

天空上的鲤鱼 发表于 2015-8-24 14:26

文档写得很清楚的啊，还有神马不明白？认认真真读文档是好好学习的前提。
Synchronous Mode，Audio Serial Interface in master mode，CKS0/1引脚设置对应的MCLK/LRCK比率。

---------------------------------------

自由的风 发表于 2015-8-25 12:00

引用第9楼天空上的鲤鱼于2015-08-24 14:26发表的 :
文档写得很清楚的啊，还有神马不明白？认认真真读文档是好好学习的前提。
Synchronous Mode，Audio Serial Interface in master mode，CKS0/1引脚设置对应的MCLK/LRCK比率。

---------------------------------------


然而实际并非这么想当然。现在4103为master，IIS，晶振为24.576M，CKS1/0状态为0:1，照理说应为256fs，取样率为96才对。然而却是192.


datasheet我看过8遍了，谢谢。

天空上的鲤鱼 发表于 2015-8-25 20:24

引用第10楼自由的风于2015-08-25 12:00发表的 :


然而实际并非这么想当然。现在4103为master，IIS，晶振为24.576M，CKS1/0状态为0:1，照理说应为256fs，取样率为96才对。然而却是192.


.......


这货使用就是那么简单，除非是AKM的文档出错，然而这不可能发生。还是找找自身问题。

贴4103外围原理图来看看呗。

IC所有设置引脚均带内部拉电阻，外部做设置时得直接连接到VDD或是GND电平，不能再有外部拉电阻，这个情况注意了没。

arron2004 发表于 2015-9-1 19:52

风大在研究什么好玩的东东啊？
页: [1]
查看完整版本: ak4103vf无法设置为256×fs是怎么回事？