最近在研究SPDIF解码器,有些细节问题想问问各位老师
最近我在研究解码器,计划的架构如下:—>CS8416—>SRC4193—>PCM1738—>
| | |
+---------------+-----------------+
|
PLL1708
大致的思路是,用PLL1708产生整个系统的系统时钟,分别供给CS8416的OMCK,SRC4193和PCM1738。不知道这样的想法有没有问题?
我阅读CS8416的datasheet的时候,发现上面写着OMCK可以在内部PLL失锁、并且在软件模式下写SWCLK为'1‘的时候,代替RMCK。请问如上图这样的接法可以让整个系统的系统时钟统一了吗?不对的话应该怎么用?
另外,怎样令8416的内部PLL失锁呢?
苦恼中。。。等待解答。 1. 4193是软件控制,而1798是硬件控制,8416既可以软件也可以硬件。要么用4192+1798纯硬件,要么4193+1796+MCU全软件
2. PLL系列是给DVD机用的,品质很有限。再说有了SRC芯片时钟就不是问题,用一颗高精度有源晶振就可以了。SRC内置FIFO,Jitter只与晶振精度有关。8416到SRC的MCK可以根本不接,SRC设置Output成Master Mode就行了 请教1楼:
若用arm,能否保证jitter 引用第1?楼bigfoot_13于2007-11-24 08:25发表的 :
1. 4193是软件控制,而1798是硬件控制,8416既可以软件也可以硬件。要么用4192+1798纯硬件,要么4193+1796+MCU全软件
2. PLL系列是给DVD机用的,品质很有限。再说有了SRC芯片时钟就不是问题,用一颗高精度有源晶振就可以了。SRC内置FIFO,Jitter只与晶振精度有关。8416到SRC的MCK可以根本不接,SRC设置Output成Master Mode就行了
我用的是MCU控制,现在的问题主要是8416我尝试过用PLL1708作为外部时钟源,但是居然没有配置成功,我是按照datasheet的要求设置的,现在很烦恼,所以上来问问有没有老师搞过的,请教点经验。 谢谢 bigfoot兄,我是想让PLL1708供给SRC和DAC的时钟,不知道这个想法是否正确
我看1708的参数很好啊,完全可以使解码器的性能得到提高;
另外,TI官方的一个应用文档里面也提到这种类似的应用方法。 顶起继续。 其实国产的铯钟也很不错的啦,便宜 CS8416 的00H的寄存器的bit6 FSWCLK用于OMCK强制输出到RMCK,且优先级高于01H寄存器的SWCLK。 所以,把这位置1就可以强制使用OMCK时钟了。愚以为使用自动切换,根据输入时钟倍频输出更简单灵活。 仅供参考。 做到什么地步了啊,SRC4392调试通过了没
页:
[1]