耳机网-耳机大家坛

标题: 【芯片并联】芯片体积太小，并联拔河，才够劲。 [打印本页]

作者: q6_6per 时间: 2021-3-20 23:52
标题: 【芯片并联】芯片体积太小，并联拔河，才够劲。
本帖最后由 q6_6per 于 2021-3-20 23:55 编辑

众所周知，IC芯片，都是很小体积的硅片上，达成的电路功能。
那么，必然，单颗芯片，是有其能力上限的。
虽然，数学上讲，已经很好的满足了设计需要。
但是，在发烧领域，需求无上限的，而芯片本身的物质构成，却是有上限的。

军品一般会留有十倍冗余规格。电梯设计，重卡设计，都是几十倍，上百倍，桥压垮了，车还没事。

所以，任何发烧设计，都应该满足，无限量并联，堆料的底层基础架构。
就像超算一样，在架构层面，就考虑到无限扩能。

这样一来，各个小厂，就可以只专注于，做好各自的极简模块。
然后，板级厂，只需做好兼容主板，按需求，扩堆外围和内核。
分等级，分价位，在纯粹的物料层面，用数量碾压质量。

所以，应该架构一套，可以永久升级的，音频主板，不受任何单项物料的限制。
完美解决，无上限的，发烧需求。

啊，这只是个设想。需要后人来完成。（估计，人类对音频的需求，还达不到，对电脑通讯的需求，暂时无解。养不起。）
一流企业，做标准。

抢占了专利制高点，后来者，都成了抬轿子的股客了。

作者: poonhk 时间: 2021-3-21 00:24
追求算力为何不用CPU

作者: 小米气态键盘 时间: 2021-3-21 07:22
那么模块之间的连接如何处理？
首先很多东西本身就不是那么适合并联，例如内建电压基准的稳压IC，电压输出型DAC，电子管等等，而且并联会存在发热不均和温漂不均等的问题，如果想做到极致那这些就是不可忽略的问题，而在大量并联的设计中，配对成本会急剧提升。
当然最大的障碍来自于厂商，HiFi不是PC，没有任何一家有绝对的话语权。你所谓的“模块化”，需要一家有能力制定标准并号召大量厂商即刻响应的企业，这可能吗？另外如果全部模块化，那用户自行调换的时候避震处理不合格导致最终声音还不如调换之前的，那这个锅算谁的？怪用户没有买扭力螺丝刀，没有接受过培训吗。
在这个领域，数量碾压不了质量，1万块Grade B的TL431并联也达不到哪怕一颗LTZ1000的稳定性，这不是个对冗余有硬性指标要求的领域

作者: 轻风之语 时间: 2021-3-21 08:03
有了啊，拓品a30p,十并opa1656

作者: lilongduzhi 时间: 2021-3-21 09:19
我觉得数字电路提升算力可以理解，模拟电路和芯片简单为美，太多的元器件品控和稳定性都会大大降低，我现在就不迷信平衡，因为平衡的元器件太多，难度大，成本高。
像胆机就是这种简单哲学，结构简单，线性好。而且胆机线路设计很精巧，例如提高放大精度的双三极管串联平衡非常精巧，很有意思

作者: dxdxdx 时间: 2021-3-21 10:29
什么脑残言论。。

作者: Luck1strike 时间: 2021-3-21 10:40
hifi拒绝标准化

作者: Van的皮革 时间: 2021-3-21 10:47
hifi是个神奇的领域

作者: Gyqqq 时间: 2021-3-21 10:54
每个芯片的个体是有差异的，并联多了只会叠加进去很多失真，让声音奇怪。

作者: theragran 时间: 2021-3-21 11:03
文科生

作者: 两厢爱好者 时间: 2021-3-21 11:29
多个香炉多个鬼(⊙o⊙)

作者: big-eblis 时间: 2021-3-22 07:54
你这话让我想起在淘宝闲逛时看到的一块板子，用了几十颗5534并联输出做耳放

作者: yuhuang 时间: 2021-3-22 13:59
你肯定是个文科生

作者: q6_6per 时间: 2021-12-30 23:45

我是亲自体验过，SDRAM，比DDR快，鼠标运行更灵敏，反馈快，才觉得，大块芯片的SDRAM不是吃素的。

当然，也可能是操作系统，引起的区别，扭曲了我对DDR的看法。

但是，数据显示，在延迟方面，在电压高低方面，SDRAM绝对还是优于DDR的，只是，容量上，成本上，不满足“需求”的发展。

我正宗理科生，非工科。只是，对现代数学比较排斥。
我觉得，一切皆化学，物流也是化学的一种。

作者: acura0 时间: 2021-12-31 10:22
排除成本因素，首先要明确多路并联会带来的结果：
消除器件/系统的个体误差，提升设计指标的精度，增加容抗降低阻抗

------
1、这个误差是有作用范围的。如果只是芯片并联，消除的是芯片输入到输出的误差；如果是系统并联，消除的是系统误差。只并联芯片无法消除系统中芯片以外电路的误差。

2、消除误差本身只能让芯片或系统的无限逼近设计指标（芯片指标、系统指标），却不能从原理上提升这个指标（设计目标是动态130dB，无限并联只能无限接近130dB，却不可能达到140dB），这种性能提高需要依靠系统设计来完成。

3、电路本身是有电抗的，并联带来的容抗阻抗变化，会对外围电路设计带来影响，电抗参数越极端，外围电路设计就越难以满足。

------
此外，冗余也并不是简单的多电路并联，而是为了降低故障风险，其中部分电路只在主电路故障时才会工作，平时更多是处于待命状态。
------
综上，堆料、多路并联，只是提升精度的一种方法，但也有其边际效应（局限性），仅依靠这个思路很难设计出来高性能的系统。

作者: helix 时间: 2021-12-31 13:23

big-eblis 发表于 2021-3-22 07:54
你这话让我想起在淘宝闲逛时看到的一块板子，用了几十颗5534并联输出做耳放

还有16并TDA1543的，16块DAC芯片并联，适合HUFI

每块DAC芯片的参数都有细微差别，如何保证一致性是个大问题，一般也就左右声道各一块，互不干扰。

欢迎光临耳机网-耳机大家坛 (http://bbs.erji.net/)